ClariPhy 技术

当今的地铁，长程网络和数据中心被浩瀚的视频、音频和数据冲击，正面临雪崩状态。受到快速上升的三网合一服务和不断上涨的智能手机和宽频市场的驱使, 电信和企业网络工程师正在加紧规划向10G和40G迁移，最终运用现有的光纤实现100G的网络环境。

为了适应时代趋势,ClariPhy开发了首个单芯片CMOS架构,提供电子数字计算机集成电路在100G网络环境下的简单可扩展路径。不同于外来工艺的多芯片交替使用, ClariPhy的新技术是行业标准为40 nm 的CMOS工艺唯一解决方案，我们结合高性能模拟的混合信号处理 (MXSP) 和数字信号处理 (DSP) 功能于单一装配式模具。这种独特的实施方案可以让我们的工程师传递MLSE方案和相关的检测算法，包括代码的错误检查和纠正-确保关键功能在10G, 40G 和 100G网络环境下实现 –在相同的CMOS硅平台内。

服务商和企业正在向更高的网络传输水平转移,色散(CD)和极化模式色散(PMD)造成重大障碍的亏损都让电信和企业网络设备设计师的优势日益引人注目。为了弥补这些亏损，网络工程师必须配置昂贵的色散补偿设备(DCE)、补偿光纤、ROADM和重生增压传输器。同时高性能的网络要求更频繁的服务电话来优化光纤线段。

 ClariPhy运用其整合的MXSP和高度灵活的芯片上的数字信号处理器能力，结合MLSE和相关的检测算法来减少这些常见的亏损，大大降低了下一代网络应用软件的复杂性和成本。在10 G 网络环境中MLSE-enabled网络电路可以完全不需要数据通信设备，可重构的光分插复用器和重生的费用，从而显著地降低资本性支出。同时,ClariPhy 独特的MLSE解决方案通过推动网络到3 dB，等同于肉眼可见4倍的效率，从而提高了光信噪比和色散性能。 结果不但降低零件数，改进网络的可靠性，还同时降低现场技术支持和网络运营成本。

同样重要的是,ClariPhy可以将相同的常见CMOS架构运用于下一代40G 和100G网络。通过使用相同的模拟前端器件(AFE) 和数字信号处理器（ DSP）块和诸如GFEC的共享决策迭代码, ClariPhy工程师可以建立相关有效检测电子数字计算机集成电路来支持40G and 100G传输的苛刻性能要求。

这种单一的、可扩展CMOS架构提供给电信和企业网络设备设计师们空前的利益。在他们移动传输链的同时可以获得其他如光信噪比，范围延伸，可靠性改进和降低成本等优势。举例来说，在常规的50G系统中速度为0.5 ps/km2偏振方式散布的光纤只可以到达50公里范围内,而我们的解决方案可以将范围扩展到2000公里。同时使用相同硅验证架构显著加快产品上市的速度。工程师使用同一家族的硅不但可以降低开发时间还可以击败同一市场的竞争对手。最后, 使用集成单芯片装配式方案是对行业标准只有40 nm进程的一种贡献，功率的节省意味深长。相比其他外界使用的多芯片交替使用技术方案，ClariPhy估计可以节省50%的功率。